回路図エディタ : 回路図検証(ERC/DRC)

回路図検証

回路記号の重複やネット名の重複、ショートチェック、電気特性検証の自動ERCチェックはもちろんのこと、部品・結線・参照名などの各種オブジェクトの重なり、ディスタンスのDRCチェックを行います。
チェックする項目は、環境設定からユーザー様が任意で簡単に設定することができます。
また、チェック後のエラーレポートからダイレクトにエラー箇所への移動も可能で、思い通りの回路図ルールの確認が瞬時に完了します。

■回路図検証の種類

ERC:電気的なチェック
DRC:デザイン的なレイアウトチェック

エレクトリカルチェック機能(ERC)

ERCは完成した回路図の電気的な接続チェックを行います。
Reference重複の検出、つながり先のないポートの検出、未接続のピンの検出や、I/O属性に基づいた電気特性を考慮した接続チェックが可能です。
検証作業を簡単に行うことができます。

 


デザインルールチェック機能(DRC)

DRCは回路図を見やすくするためのデザインのレイアウトチェックを行います。
部品の衝突の検出、異ネット結線の重なり検出、部品と属性との距離の検出などクリアランス値を設定することでミスを未然に防ぐことができます。


エラー検証結果

チェック対象に対し個々に【Error】【Warning】【OFF】の設定ができ、検証結果は視覚的マークにより
わかりやすく、修正しやすく表示します。